Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them - Stuart Sutherland - 图书 - Springer-Verlag New York Inc. - 9780387717142 - 2007年6月26日
如封面与标题不符，以标题为准

Stuart Sutherland
Verilog and SystemVerilog Gotchas: 101 Common Coding Errors and How to Avoid Them 2007 edition

价格
元 1.190
不含税

远程仓调货

预计送达时间 年6月16日 - 年6月26日

顾客评价：

根据欧洲消费者保护法享受14天退换货政策
Trustpilot平台高分认证
添加至iMusic心愿单

其他版本：

This book will help engineers write better Verilog/SystemVerilog design and verification code as well as deliver digital designs to market more quickly. It shows over 100 common coding mistakes that can be made with the Verilog and SystemVerilog languages.

218 pages, 1 black & white tables, biography

介质类型 图书     Hardcover Book   (精装硬皮书)
已发行 2007年6月26日
ISBN13 9780387717142
出版商 Springer-Verlag New York Inc.
页数 218
商品尺寸 241 × 164 × 22 mm   ·   524 g
语言 英语  

Stuart Sutherland的更多作品

显示全部

Mere med samme udgiver

查看Stuart Sutherland的全部作品 ( 例如 Paperback Book , Hardcover Book 及 Book )