Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing - Katarzyna Radecka - 图书 - Springer-Verlag New York Inc. - 9781441954022 - 2010年12月7日
如封面与标题不符，以标题为准

Katarzyna Radecka
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Softcover reprint of the original 1st ed. 2003 edition

价格
元 728
不含税

远程仓调货

预计送达时间 年6月15日 - 年6月25日

顾客评价：

根据欧洲消费者保护法享受14天退换货政策
Trustpilot平台高分认证
添加至iMusic心愿单

其他版本：

Although there are no widely adhered standards for a design flow, most companies have their own established practices, which they follow closely for in-house design processes. In practice, initial phases of preparing a design specification are susceptible to potential errors, as it is very difficult to grasp all the details in a complex design.

216 pages, biography

介质类型 图书     Paperback Book   (平装胶订图书)
已发行 2010年12月7日
ISBN13 9781441954022
出版商 Springer-Verlag New York Inc.
页数 216
商品尺寸 155 × 235 × 12 mm   ·   331 g
语言 英语  

Mere med samme udgiver

查看Katarzyna Radecka的全部作品 ( 例如 Hardcover Book 及 Paperback Book )