Logic Synthesis and Verification Algorithms - Gary D. Hachtel - 图书 - Springer-Verlag New York Inc. - 9781475770360 - 2013年3月18日
如封面与标题不符，以标题为准

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

价格
元 596
不含税

远程仓调货

预计送达时间 年7月16日 - 年7月28日

顾客评价：

根据欧洲消费者保护法享受14天退换货政策
Trustpilot平台高分认证
添加至iMusic心愿单

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

介质类型 图书     Paperback Book   (平装胶订图书)
已发行 2013年3月18日
ISBN13 9781475770360
出版商 Springer-Verlag New York Inc.
页数 564
商品尺寸 178 × 254 × 31 mm   ·   1,03 kg
语言 英语  

Mere med samme udgiver

查看Gary D. Hachtel的全部作品 ( 例如 Paperback Book 及 Hardcover Book )